20230906_TIL_CS공부{ S-R래치, 플립플롭 }

S-R 래치

- 어제 배운 래치는 set 신호와 reset 신호의 지연이 있었음

- S-R 래치는 대칭적이라 신호의 지연시간이 거의 비슷 

- set bar와 reset bar 둘다 참인 역우 두 출력이 모두 참이어서 해당 입력은 사용 x

- 모두 거짓인 경우에는 전파 지연 시간에 따라 출력이 달라지기 때문에 결과 예측 x

 

D 래치

- S-R래치를 해결하고자 나온 회로

- set 과 reset의 입력을 하나로 받고 한 쪽은 인버터로 입력 값을 바꿔주는 것

 

플립플롭

- S-R래치 3개로 구현되어 있음

- 해당 플립플롭은 Positive edge-triggerd 플립플롭임.

- edge는 논리수준이 머무는 동안 데이터를 잡지 않고 논리 수준이 다른 수준으로 전이 되는 것을 의미

 

플립플롭의 응용 : 카운터

- 비동기식 / 동기식으로 나뉘어짐
- 위 이미지는 동기식 카운터 ( Clock이 플립플롭에 동시에 동기화)

- 비동기는 한 플립플롭에 들어가 다음 플립플롭으로 넘어가는 회로

- 비동기는 각 플립플롭이 다른 플립플롭으로 넘어가 지연 현상이 일어남

 

플립플롭의 응용 : 레지스터

- Clock을 공유하는 D플립플롭 여러개를 한 패키지로 묶을 것

- 역할에 따라 다른 레지스터가 존재 

- 위 그림은 데이터를 병렬 전송 (parallel Load)하는 레지스터

---

reference site

1. 레지스터 이미지

2. 카운터 이미지

3. S-R 래치 이미지

4. D 래치 이미지